

Journées CNFRS'06

Récepteur à Échantillonnage RF reconfigurable pour applications multi-standards




*Anis Latiri, Loïc Joet,
Patricia Desgreys, Patrick Loumeau*

Anis LATIRI
GET – ENST – COMELEC
LTCI – CNRS UMR 5141
46, rue Barrault 75013 Paris
Tel: +33 1 45 81 81 79
Fax: +33 1 45 80 40 36
Anis.Latiri@enst.fr
<http://www.comelec.enst.fr/>

Contexte

- Architectures de réception reconfigurables pour la radio logicielle (*Software Defined Radio*)



Standard	Schéma de modulation	Largeur de canal (Mhz)
GSM	GMSK	0,2
EDGE	8OSK	0,2
Bluetooth	GFSK	1
CDMA IS95	QPSK CDMA	1,25
WCDMA / CDMA200	QPSK/16QAM CDMA	1,25-5
802,11 a/g	OFDM	20
802,11n	OFDM	10-20-40


- Un seul récepteur pour couvrir tous les standards qui existent actuellement
- Convertir le signal le plus tôt possible et effectuer tout le traitement en numérique
- Le schéma idéal (ADC au niveau de l'antenne) est encore actuellement inconcevable
- Recherche de nouvelles architectures RF permettant d'alléger les contraintes de l'ADC tout en assurant l'aspect reconfigurabilité

Plan

- Introduction
- Échantillonnage passe bande
- Architecture du récepteur
- Filtrage anti-repliement
- Traitement du signal à temps discret
- Reconfigurabilité et multi-standards
- Conclusion

Introduction


- Classification des récepteurs RF
 - Emplacement du convertisseur A/N
 - Choix de la fréquence intermédiaire



- Meilleurs candidats pour le multi-standards
 - Récepteur homodyne (Zéro IF)
 - Récepteur à sous-échantillonnage !!!

Introduction

- Récepteur RF à sous-échantillonnage
 - Translation par repliement intentionnel du signal RF
 - La fréquence intermédiaire dépend du rapport entre F_c et F_s
 - Choix rigoureux de F_s afin d'éviter tout repliement destructif



$$F_{IF} = \begin{cases} \text{rem}(F_C, F_S) & \text{si } \lfloor \frac{F_C}{F_S/2} \rfloor \text{ pair} \\ F_S - \text{rem}(F_C, F_S) & \text{si } \lfloor \frac{F_C}{F_S/2} \rfloor \text{ impair} \end{cases}$$


$$0 < F_{IF} - \frac{BW}{2} \quad \text{et} \quad F_{IF} + \frac{BW}{2} < \frac{F_S}{2}$$

Plan

- Introduction
- Échantillonnage passe bande
- Architecture du récepteur
- Filtrage anti-repliement
- Traitement du signal à temps discret
- Reconfigurabilité et multi-standards
- Conclusion

Échantillonnage Passe Bande

- Circuit Échantillonneur Bloqueur
 - ✓ Conception simplifiée (plus besoin de mixeurs)
 - ✗ Repliement du bruit et dégradation du SNR
 - Évolution de la technologie sub-micronique
 - Solutions : augmenter F_s , augmenter C_L



$$NF = \frac{S_{in}/N_{SHin}}{S_{out}/N_{SHout}} = \frac{N_{SHout}}{N_{SHin}} = \frac{kT}{C_L f_s} \times \frac{1}{2kTR_S} = \frac{1}{2C_L R_S f_s}$$

Échantillonnage Passe Bande

- Circuit Échantillonneur Bloqueur


- ✗ Repliement d'interférences sur le signal utile

- Nécessité d'un filtrage anti-repliement

- Exemple du GSM:

- $P_{\text{sig}} = -99\text{dBm}$, $P_{\text{bloq}} = 0\text{dBm}$, $\text{SNR}_{\text{min}} = 9\text{dB}$

- $\text{Attn} = 0 - (-99 - 3) + 9 = 111\text{dB}$ (atténuation totale à apporter)




Plan

- Introduction
- Échantillonnage passe bande
- **Architecture du récepteur**
- Filtrage anti-repliement
- Traitement du signal à temps discret
- Reconfigurabilité et multi-standards
- Conclusion


Architecture (simplifiée) du récepteur

- Objectif final à atteindre:
 - LNA large bande ($\sim 800\text{MHz}$ à 5GHz)
 - Pas de filtres RF !!
- Filtre passe bande anti-alias reprogrammable par CLK
- Bloc de traitement du signal à temps discret analogique
 - Filtre IIR programmable pour la sélection du canal
 - Décimation : réduction du taux d'échantillonnage
 - Filtrage anti-alias précédant la décimation




Plan

- Introduction
- Échantillonnage passe bande
- Architecture du récepteur
- Filtrage anti-repliement
- Traitement du signal à temps discret
- Reconfigurabilité et multi-standards
- Conclusion





Filtrage anti-repliement

- Filtre passe bande centré sur F_c
- Gabarit (atténuation et bande de transition) dépend du choix de la fréquence d'échantillonnage et des spécifications du standard
- Filtre totalement intégrable et reconfigurable !
- Passage en mode courant et intégration [Yuan,2000]




Filtrage anti-repliement

- Passage en mode courant



$$V_{out}(t = nT_S) = \frac{G_m}{C_S} \int_{(n-1)T_S}^{nT_S} V_{in}(u) du$$


$$H_{\text{sinc}} = \frac{C_m}{C_S} \cdot \frac{\sin(\pi f T_S)}{\pi f}$$



Filtrage en SINC centré sur le canal F_c

Filtrage anti-repliement


- Filtre amélioré en SINC^2



- Filtre du second ordre \rightarrow zéros élargis
- Permet d'améliorer la réjection des alias
- Convient également dans le cas d'un standard large bande


Plan

- Introduction
- Échantillonnage passe bande
- Architecture du récepteur
- Filtrage anti-repliement
- **Traitement du signal à temps discret**
- Reconfigurabilité et multi-standards
- Conclusion




Décimation & Filtrage FIR

- Réduction du taux d'échantillonnage par un facteur N
- Repliement des composantes $F_{ALIAS} = F_{IF} + k \cdot \frac{F_s}{N}$ ($k=1,2,\dots$)
- Nécessité d'un filtrage anti-repliement avant décimation
- Introduction d'un banc de N capacités Cs
 - Intégration du courant à tour de rôle sur chacune des N capacités
 - Mise en parallèle des capacités (court-circuit)
 - Lecture de la charge résultante à la fréquence F_s/N





$$w = \sum_{i=0}^{N-1} u_i \quad \frac{W(z)}{U(z)} = \sum_{j=0}^{N-1} z^{-j} \Big|_{z=e^{j\omega T_s}}$$



Filtrage IIR à pôle programmable

- Contribue à la sélection du canal
- Réalisation par simple rajout d'une capacité « histoire »



$$Q_{Tot}(n) = Q_{In}(n) + a \cdot Q_{Tot}(n - 1)$$

$$\frac{Q_{Tot}(z)}{Q_{In}(z)} = \frac{1}{1 - a \cdot z^{-1}} \Bigg|_{z=e^{j\omega NT_S}}$$

$$\frac{Q_{Out}(z)}{Q_{In}(z)} = \frac{1 - a}{1 - a \cdot z^{-1}} \Bigg|_{z=e^{j\omega NT_S}}$$


- Pôle en $z=a$
- Atténuation max à $f=F_s/2 \rightarrow \text{Att} = 10 \log(1-a)$
- Améliorer la sélectivité en faisant tendre a vers 1
- Limitation par les valeurs des capacités !!
- C_H de l'ordre de 100pF

Plan

- Introduction
- Échantillonnage passe bande
- Architecture du récepteur
- Filtrage anti-repliement
- Traitement du signal à temps discret
- Reconfigurabilité et multi-standards
- Conclusion

Reconfigurabilité

- Traitement analogique à TD bien adapté au multi-standard
- Le filtrage effectué s'adapte automatiquement au standard en question lors de la modification du schéma d'horloge
- Reconfigurabilité obtenue en jouant sur les paramètres :
 - Fréquence d'échantillonnage F_s et signaux d'horloge
 - Nombre N de capacités par banc (rapport de décimation)
 - Rapport entre C_H et C_R (BW et atténuation du filtre IIR)



Plan

- Introduction
- Échantillonnage passe bande
- Architecture du récepteur
- Filtrage anti-repliement
- Traitement du signal à temps discret
- Reconfigurabilité et multi-standards
- Conclusion

Conclusion

- Architecture d'un récepteur à échantillonnage RF
- Traitement de signal analogique à temps discret
- Reconfigurabilité
- Perspectives
 - Déterminer les paramètres de chacun des blocs du récepteur (gain, figure de bruit NF, valeur du IIP3), à partir des spécifications des différents standards visés !
 - Conception du circuit et mesures des performances

